PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-114500

(43)Date of publication of application: 02.05,1995

(51)Int.Cl.

G06F 12/08 G11C 16/06

(21)Application number: 05-261209

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

19.10.1993


(72)Inventor: NISHIKAWA YUKINOBU

(54) NONVOLATILE MEMORY DEVICE

(57)Abstract:

PURPOSE: To perform the write of data on nonvolatile memory at a high speed by selecting and erasing a data block in flash memory in accordance with the data block in which the write bit of cache memory is set and no erased bit is set.

CONSTITUTION: A block selection part 34 selects the data block corresponding to an entry in which the write bit is set and no erased bit is set in the entries in which the data blocks that belong to a flash memory chip other than the one detected by an access chip detecting part 33 are stored. An erasure control part 35 performs data block erasure in a flash memory array 1 on the data block in selected flash memory, and sets the erased bit of erasure object entry on the cache memory 2. An arbitration part 38 arbitrates the copy back of an access control part, an operation of cache entry update. and the erasure operation of the erasure control part 35 when mis-read or mis-write occurs.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-114500

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl.8

識別配号 庁内整理番号 技術表示箇所

G06F 12/08

3 1 0 A 7608-5B

G11C 16/06

6866-5L

G11C 17/00

FΙ

530 B

審査請求 未請求 請求項の数3 OL (全 10 頁)

(21)出願番号

特願平5-261209

(71) 出願人 000005821

松下電器産業株式会社

(22)出願日

平成5年(1993)10月19日

大阪府門真市大字門真1006番地

(72)発明者 西川 幸伸

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 中島 司朗


(54) 【発明の名称】 不揮発性メモリ記憶装置

(57)【要約】

(修正有)

【目的】 不揮発性メモリに対するデータ読み出しおよ び書き込みと、データの消去を並列して行ない、高速化 を図る。

【構成】 フラッシュメモリアレイ1中のデータブロッ クのうち、複数個のブロックと、アレイ中の対応するデ ータブロックと内容の不一致を示す書き込みビットとを 対応させて記憶するキャッシュメモリ2と、メモリ2の 各データブロック毎に、アレイ1の対応するデータブロ ックが消去されたビットを保持する消去済みビット保持 手段と、フラッシュメモリにおいてアクセス中のメモリ 素子を検出するアクセスチップ検出部33と、検出され た以外のフラッシュメモリ素子に属するデータプロック で書き込みビットが立っていて消去済みビットが立って いないデータブロックに対応するフラッシュメモリ中の ブロックを選択するブロック選択部34と、選択された ブロックを消去して対応する消去済みビットを立てる消 去制御部35とを備えたことを特徴とする。



【特許請求の範囲】

【請求項1】 ブロック単位のデータ消去が可能な複数 のフラッシュメモリ素子を用いた不揮発性記憶装置であ って、

フラッシュメモリ中のデータブロックのうち、複数個の データブロックと、フラッシュメモリ中の対応するデー タブロックと内容が一致していないことを示す書き込み ビットとを対応させて記憶するキャッシュメモリと、 キャッシュメモリ中の各データブロック毎に、フラッシ ュメモリ中の対応するデータブロックが消去されたこと 10 を示す消去済みビットを保持する消去済みビット保持手 段と、

フラッシュメモリにおいてアクセス中のフラッシュメモ リ素子を検出するアクセス対象検出手段と、

アクセス対象検出手段により検出された以外のフラッシ ュメモリ素子に属するデータブロックでキャッシュメモ リに格納されているデータブロックのうち、書き込みビ ットが立っていてかつ消去済みビットが立っていないデ ータブロックに対応するフラッシュメモリ中のデータブ ロック選択する選択手段と、

選択手段により選択されたデータブロックを消去して対 応する消去済みピットを立てる消去制御手段とを備えた ことを特徴とする不揮発性記憶装置。

【請求項2】 前記不揮発性記憶装置は、さらに、 消去中のデータブロックの消去経過時間を記憶する領域 を有する消去時間記憶手段を備え、

前記消去制御手段は、消去開始時に消去時間記憶手段を 参照して該当するデータブロックの消去経過時間が記憶 されている場合には、消去時間を求めて消去を行い、ま た、既に消去中のブロックに対してアクセスが発生した 30 ときは、消去動作を中断して消去経過時間を消去時間記 憶手段に書き込むことを特徴とする請求項1記載の不揮 **発性記憶装置。**

【請求項3】アクセス対象検出手段は、フラッシュメモ リに対するアクセスが実行中であるタイミング信号を出 カし、

前記消去制御手段は、前記タイミング信号の出力期間中 に消去動作を行うことを特徴とする請求項1又は2記載 の不揮発性記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はコンピュータシステムに おける、不揮発性メモリを用いた二次記憶装置に関す る。

[0002]

【従来の技術】近年、コンピュータの二次記憶装置にお ける技術革新が活発となり、データアクセスの高速化と データ容量の大容量化が進んでいる。その中でも小形の 二次記憶装置として電源を切った状態においてもデータ を保持するという利点を有する不揮発性メモリが、使わ 50 ロック選択する選択手段と、選択手段により選択された

れるようになってきた。

【0003】従来の不揮発性メモリ記憶装置に関する発 明としては、例えば特開平03-259498がある。 この従来例の不揮発性メモリ記憶装置は、不揮発性メモ リであるEEPROMとその前段に通常のFIFOメモ リを用いた一時記憶手段とを設けている。このEEPR OMは、チップ単位又はプロック単位で消去可能なフラ ッシュメモリを用いている。CPUから書き込む場合 は、データを一旦一時記憶装置に書き込み、さらに別回 路が一時記憶装置から読み出して自動的にEEPROM への書き込みを行う。これによりCPUが不揮発性メモ リの書き込みに占有される時間を減少しようとしてい る。その際フラッシュメモリを用いているので、すでに 存在するデータを消去してから書き込みを行なう必要が ある。

[0004]

【発明が解決しようとする課題】しかしながら、上記の 従来技術によれば、不揮発性メモリ記憶装置に対するデ ータの書き換えが発生してから消去、データ書き込みと 20 いう手順を踏むために、不揮発性メモリ記憶装置自体に 対するデータ書き換えが遅いという問題点を有してい

【0005】ところで、FIFOメモリを用いずに、キ ャッシュメモリを備えることにより高速化を図る構成も 考えられる。この場合、キャッシュヒット時には、高速 にアクセス出来るが、キャッシュミス発生時には、やは り消去、データ書き込みという手順を踏むこととなるの で、データ書き込みが遅いという問題が残る。本発明は 上記の課題に鑑み、不揮発性メモリに対するデータの書 き込みを高速に行うことができる不揮発性メモリ記憶装 置を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するた め、本発明は、ブロック単位のデータ消去が可能な複数 のフラッシュメモリ素子を用いた不揮発性記憶装置であ って、フラッシュメモリ中のデータブロックのうち、複 数個のデータブロックと、フラッシュメモリ中の対応す るデータブロックと内容が一致していないことを示す書 き込みビットとを対応させて記憶するキャッシュメモリ 40 と、キャッシュメモリ中の各データプロック毎に、フラ ッシュメモリ中の対応するデータブロックが消去された ことを示す消去済みビットを保持する消去済みビット保 持手段と、フラッシュメモリにおいてアクセス中のフラ ッシュメモリ案子を検出するアクセス対象検出手段と、 アクセス対象検出手段により検出された以外のフラッシ ュメモリ素子に属するデータブロックでキャッシュメモ リに格納されているデータブロックのうち、書き込みビ ットが立っていてかつ消去済みビットが立っていないデ ータプロックに対応するフラッシュメモリ中のデータブ

データブロックを消去して対応する消去済みビットを立 てる消去制御手段とを備えている。

【0007】また消去中のデータブロックの消去経過時 間を記憶する領域を有する消去時間記憶手段を備え、前 記消去制御手段は、消去開始時に消去時間記憶手段を参 照して該当するデータブロックの消去経過時間が記憶さ れている場合には、消去時間を求めて消去を行い、ま た、既に消去中のブロックに対してアクセスが発生した ときは、消去動作を中断して消去経過時間を消去時間記 億手段に書き込むことを特徴とする構成を備えていても 10 よい。

【0008】また、アクセス対象検出手段は、フラッシ ユメモリに対するアクセスが実行中であるタイミング信 号を出力し、前記消去制御手段は、前記タイミング信号 の出力期間中に消去動作を行うことを特徴とする構成を 備えていてもよい。

[0009]

【作用】上記、本請求項1に係る発明の構成によれば、 本発明は、ブロック単位のデータ消去が可能な複数のフ ラッシュメモリ索子を用いた不揮発性記憶装置である。 フラッシュメモリにおいてアクセス中のフラッシュメモ リ素子は、アクセス対象検出手段によって検出される。 【0010】アクセス対象検出手段により検出された以 外のフラッシュメモリ素子に属するデータブロックでキ ヤッシュメモリに格納されているデータブロックのう ち、キャッシュメモリの書き込みビットが立っていて消 去済みビット保持手段の消去済みビットが立っていない データブロックに対応するフラッシュメモリ中のデータ ブロックは、選択手段によって選択される。

【0011】選択手段により選択されたデータブロック 30 は、消去制御手段によって消去されて、そのデータプロ ックに対応する消去済みビットも消去手段によって立て られる。また請求項2では、消去中のデータブロックの 消去経過時間は、消去時間記憶手段によって記憶され る。

【0012】前記消去制御手段によって、消去開始時に 消去時間記憶手段を参照して該当するデータブロックの 消去経過時間が記憶されている場合には、消去時間を求 めて消去が行われ、また、既に消去中のブロックに対し てアクセスが発生したときは、消去動作が中断されて、 消去経過時間が消去時間記憶手段に書き込まれる。また 請求項3では、フラッシュメモリに対するアクセスが実 行中であるタイミング信号は、アクセス対象検出手段に よって出力される。

【0013】前記タイミング信号の出力期間中に、前記 消去制御手段によって、消去動作は、行われる。

[0014]

【実施例】以下、本発明の第1の実施例を図面に従い、 具体的に説明する。図1は本発明の第1の実施例におけ

て、1はフラッシュメモリアレイであり、データ幅8ビ ットでブロックサイズ1kBの16Mbitフラッシュ メモリ8個で構成されている。不揮発性メモリであるこ のフラッシュメモリではデータ消去は1kBのブロック 単位、データの読出し/書き込みはバイト単位で可能で ある。ここで、1バイトデータの読出し時間は100ナ ノ秒、消去済みブロックに対する1バイトデータの書込 み時間は3マイクロ秒、1kBブロックの消去時間は9 ミリ秒とする。この場合、フラッシュメモリの1kBの データブロック読出し時間は100マイクロ秒、1kB の消去済みプロックに対するデータ書き込み時間は3ミ り秒となる。

【0015】2はキャッシュメモリであり、データ部、 アドレスタグ部、書込みビット、消去ビットからなる1 6個のエントリおよびアクセス制御部 (図外) を有す る。エントリーの中のデータ部は、フラシュメモリ中の 任意の1ブロックのデータを記憶する。アドレスタグ部 は14ビットのブロックアドレスを記憶し、アドレスタ グ部と同一エントリー中のデータ部がフラッシュメモリ 20 中のどのブロックのデータを記憶しているかを示す。書 き込みビットは、ONで同一エントリー中のデータ部の データがフラッシュメモリ中の対応するブロックのデー タと一致していないことを示し、フラッシュメモリへの コピーパックが必要であることを意味する。ここでコピ ーバックとは、キャッシュメモリ2のデータ部に存在す るデータを同一エントリー中のアドレスタグ部が示すフ ラッシュメモリのブロックアドレスにコピーする作業で ある。消去済ビットは、ONで、データ部に対応するフ ラッシュメモリ中のプロックが消去済であることを示 し、フラッシュメモリへのコピーバックが可能であるこ とを意味する。また1パイトデータの読出し/書込み時 間は50ナノ秒とする。即ち、1kBブロックの読出し /書込み時間は50マイクロ秒である。アクセス制御部 (図外) は、CPUからのアクセスに際して、キャッシ ュにヒット/ミスしているかを判定し、判定結果に応じ てキャッシュメモリ2の読み出し/書き込み動作、及び エントリーのコピーバック、アップデート等の動作を制 御する。その際、キャッシュメモリ2に書き込みがあっ た場合には、書き込みビットをセットする。本実施例で 40 は、キャッシュメモリ2の制御方式としてコピーバック 方式、エントリーの入れ替えには、LRU方式を採用し ている。ここで、キャッシュエントリーアップデートと は、フラッシュメモリアレイ1からキャッシュメモリ2 にデータプロックをコピーすることである。

【0016】3は制御部であり、ブロックアドレスレジ スタ31、アドレス生成部32、アクセスチップ検出部 33、ブロック選択部34、消去制御部35、調停部3 8から構成され、CPUとのデータ転送およびフラッシ ュメモリアレイ1並びにキャッシュメモリ2を制御す る不揮発性メモリ記憶装置の構成図である。図1におい 50 る。ブロックアドレスレジスタ31は、CPUから送ら

れてくるプロックアドレスを格納する。

【0017】アドレス生成部32は、14ビットのブロ ックアドレスに10ビットのブロック内アドレスオフセ ットを加算してフラッシュメモリアレイ1の24ビット のバイトアドレスを生成する。そのバイトアドレスは1 k B分のデータのバイトアドレスとして連続に生成され る。アクセスチップ検出部33は、ブロックアドレスレ ジスタ31の内容からホストがアクセスしようとしてい るブロックを含むフラッシュメモリチップを検出する。

【0018】ブロック選択部34は、アクセスチップ検 10 出部33で検出されたチップ以外のフラッシュメモリチ ップに属するデータブロックを格納するエントリーの中 で書き込みビットがONかつ消去済みビットがOFFの エントリーに対応するデータブロックを選択する。消去 制御部35は、ブロック選択部34によって選択された フラシュメモリ中のデータブロックに対してブロックア ドレスと消去制御信号を送ってフラッシュメモリアレイ 1のデータブロック消去を行う。このとき、ブロックア ドレス及び消去制御信号は、内部タイマー (図外) がカ ウントする消去時間 (9ミリ秒) の間に有効に出力され 20 る。消去が終了すると、キャッシュメモリ2の消去対象 エントリーの消去済みビットをONにする。また各フラ ッシュメモリチップに対応する消去動作フラグ有し、消 去動作中はONとなる。

【0019】調停部38は、リードミス又はライトミス 発生時に、アクセス制御部(図外)が決定したリプレー ス対象のエントリー中の書き込みビット、消去ビット、 及び消去制御部35による消去動作フラグを参照して、 アクセス制御部(図外)のコピーパック、キャッシュエ ントリーアップデートの動作と消去制御部35の消去動 30 作とを調停する。

【0020】以上のように構成された本実施例の不揮発 性メモリ記憶装置について、以下その動作を説明する。 CPUは不揮発性メモリ記憶装置に対してデータ読出し /書込み要求を行うため、14ビットのブロックアドレ スと読出し/書込み制御信号を不揮発性メモリ記憶装置 の制御部3に送る。制御部3にCPUにより受けた14 ビットのプロックアドレスをプロックアドレスレジスタ 31に設定する。アドレス生成部32は、その14ビッ スオフセットを加算してフラッシュメモリアレイ1の2 4 ビットのバイトアドレスを1kB分連続に生成する。 【0021】ここで制御部3は、CPUからのデータ読 出し/書き込み制御信号を受け取ると、キャッシュメモ リ2にプロックアドレスを送出する。 キャッシュメモリ 2の中のアクセス制御部 (図外) はキャッシュメモリ2 にヒット/ミスしたかを判定する。説明の便宜上(1) キャッシュヒットしている場合、(2) キャッシュリー ドミスヒットが発生している場合、(3) キャッシュラ イトミスヒットが発生している場合、に分けて説明す

る。ここでキャッシュミスとは、キャッシュメモリ2に CPUが読み出し/書き込みをしようとするブロックが エントリーされていないことであり、キャッシュヒット とは、エントリーされていることである。

【0022】(1) キャッシュヒットの場合、目的とす るデータブロックがキャッシュメモリ2に対して読出さ れ又は書き込まれるので、高速な動作がおこなわれる。 これとともに、制御部3によるフラッシュメモリアレイ 1のデータブロック消去動作が次のようにして行われ る。アクセスチップ検出部33は、ブロックアドレスレ ジスタ31の内容から対応するフラッシュメモリチップ を検出する。ブロック選択部34は、アクセスチップ検 出部33で検出されたチップ以外のフラッシュメモリチ ップに属するデータブロックを格納するエントリーのな かで、書き込みビットがON、かつ消去済みピットがO FFのエントリーに対応するデータブロックを選択す る。消去制御部35はブロック選択部34が選択したデ ータプロックに対してプロックアドレスと消去制御信号 を送ってフラッシュメモリアレイ1のデータブロック消 去を行うとともに、消去動作フラグをONにする。消去 制御部35はフラッシュメモリアレイ1の当該データブ ロックの消去が終了すると、消去動作フラグをOFFに し、キャッシュメモリ2のアドレスタグ部の消去済みビ ットをONにする。

【0023】このようにして、キャッシュミスヒットが 発生していない場合には、フラッシュメモリアレイ1に 対するコピーバック、キャッシュエントリーアップデー トが発生していないので、フラッシュメモリアレイ1に 対する読出/書き込み動作と消去制御部35の消去動作 が競合しない、したがって消去制御部35は、CPUか らのキャッシュメモリへの読み出し書き込みとは無関係 に、エントリーに対応するフラッシュメモリアレイ1の データブロックの消去が可能である。

【0024】 (2) キャッシュリードミスヒットの動作 を図2を基に説明する。この場合CPUの目的とするデ ータがキャッシュメモリ2中に存在しないので、コピー バックやキャッシュエントリーアップデートが必要とな る。調停部38は、リプレース対象エントリーの書き込 みピット及び消去済みピットを参照し、(a) 書き込み トのブロックアドレスに10ビットのブロック内アドレ 40 ビットがONかつ消去済みビットがOFFの場合(b) 書き込みビットがONかつ消去済みビットがONの場合 (c) 書き込みビットがOFFである場合のどれである か判断する(ステップS201、ステップS202)。 【0025】(a)この場合、リプレース対象エントリ 一の書き込みビットがONなので、キャッシュメモリ2 のデータブロックをフラッシュメモリアレイ1にコピー パックする必要がある。かつ消去済みビットがOFFな ので、フラッシュメモリアレイ1の該当データブロック は、消去動作中かまだ消去されていないデータブロック 50 である。調停部38は、消去制御部35の消去動作フラ

グを参照し、消去動作フラグがONであれば(ステップ S206)、消去が終了するまで待った後(ステップS 207)、消去済みビットのチェックからやり直す (ス テップS202)。消去動作フラグがOFFであれば (ステップS206)、まだ消去動作が開始されていな いデータブロックであるので、調停部38は消去制御部 35に消去を開始させる(ステップS208)。アクセ ス制御部(図外)は消去終了後コピーバック処理を開始 させる。コピーバックが終了後、アクセス制御部(図 外)によりそのエントリーに読み込み対象データのキャ 10 ッシュエントリアップデートと平行してCPUへの対象 データの読出制御が行われる(ステップS205)。ま た、コピーバックや、キャッシュエントリーアップデー トなどの動作と並行に、消去制御部35は、フラッシュ メモリアレイ1の別チップ内のデータブロックの消去を 行う。以下その動作を説明する。

【0026】消去制御部35独立に行われるフラッシュ メモリアレイ1のデータブロック消去の動作を説明す る。制御部3のアクセスチップ検出部33は、ブロック アドレスレジスタ31の内容からフラッシュメモリアレ 20 イ1のデータの読みだし処理でアクセス対象のフラッシ ュメモリチップを検出する。即ち、ブロックアドレスレ ジスタ31に設定された14ビットの上位3ビットを抽 出することにより、8個のフラッシュメモリチップのい ずれに含まれるブロックかを検出する。ブロック選択部 34は、アクセスチップ検出部33で検出されたチップ 以外のフラッシュメモリチップに属するデータブロック を格納するエントリーのなかで、書き込みビットがON のエントリーに対応するデータブロックを選択する。消 去制御部35はプロック選択部34が選択したデータブ 30 ロックに対してプロックアドレスと消去制御信号を送っ てフラッシュメモリアレイ1のデータブロック消去を行 う。消去が終了すると、キャッシュメモリ2の消去対象 エントリの消去済みピットをONにする。

【0027】(b) この場合、リプレース対象エントリ 一書き込みビットがONなので、キャッシュメモリ2の データブロックをフラッシュメモリアレイ1にコピーバ ックする必要がある。かつ消去済みビットがONなの で、フラッシュメモリアレイ1の該当データブロック 去動作フラグを参照する (ステップS203)。アクセ ス制御部(図外)は、消去動作フラグがOFFであれ ば、直ちにコピーバック処理を開始する。消去動作フラ グがONであれば、アクセス対象チップの他のデータブ ロックを消去中のため、消去が終了するまで待った後 (ステップS204)、コピーバック処理を開始する。 コピーバックが終了後、そのエントリーに読み込み対象 データのキャッシュエントリーアップデートと平行して CPUへの対象データの読出制御を行う(ステップS2 05)。

【0028】(c) 書き込みビットがOFFの場合。調 停部38は、消去制御部の35消去動作フラグを参照す る(ステップS209)。アクセス制御部(図外)は、 消去動作フラグがOFFであれば、直ちにコピーバック 処理を開始する。消去動作フラグがONであれば、アク セス対象チップを消去中のため、消去が終了するまで待 った後(ステップS210) キャッシュエントリーアッ プデートを行う。平行してアクセス制御部 (図外) は、 CPUへの対象データの読出制御を行う(ステップS2

【0029】 (3) キャッシュライトミスヒットの動作 を図3を基に説明する。この場合CPUの目的とするデ ータがキャッシュメモリ2中に存在しない。調停部38 は、書き込みビット及び消去済みビットを参照し、

(a) 書き込みビットがONかつ消去済みビットがOF Fの場合(b) 書き込みビットがONかつ消去済みビッ トがONの場合(c) 書き込みビットがOFFである場 合のどれであるか判断する(ステップS301、ステッ プS302)。

【0030】(a)この場合、書き込みビットがONな ので、キャッシュメモリ2のデータブロックをフラッシ ュメモリアレイ1にコピーバックする必要がある。かつ 消去済みビットがOFFなので、フラッシュメモリアレ イ1の該当データプロックは、消去動作中かまだ消去さ れていないデータブロックである。調停部38は、消去 制御部35の消去動作フラグを参照し、消去動作フラグ がONであれば(ステップS307)、消去が終了する まで待った後(ステップS308)、消去済みビットの チェックからやり直す(ステップS302)。消去動作 フラグがOFFであれば、まだ消去動作が開始されてい ないデータブロックであるので、調停部38は消去制御 部35に消去を開始させる(ステップS309)。アク セス制御部(図外)は消去終了後コピーバック処理を開 始させる。(ステップS305)。コピーバックが終了 後、CPUよりキャッシュメモリ2の該当エントリーに 書き込み対象データデータブロックを書き込む、書き込 み終了後、当エントリーの書き込みビットをONに、消 去済みビットをOFFにリセットする (ステップS30 6)。また、コピーバックなどの動作と並行に、消去制 は、消去済みである。調停部38は消去制御部35の消 40 御部35は、フラッシュメモリアレイ1の別チップ内の データブロックの消去を行う。

> 【0031】(b)この場合、書き込みピットがONな ので、キャッシュメモリ2のデータブロックをフラッシ コメモリアレイ1にコピーバックする必要がある。かつ 消去済みビットがONなので、フラッシュメモリアレイ 1の該当データブロックは、消去済みである。調停部3 8は消去制御部35の消去動作フラグを参照する (ステ ップS303)。アクセス制御部(図外)は、消去動作 フラグがOFFであれば、直ちにコピーバック処理を開 50 始する。消去動作フラグがONであれば、消去が終了す

10

るまで待った後 (ステップS304)、コピーバック処 理を開始する。コピーパックが終了後、CPUよりキャ ッシュメモリ2の該当エントリーに書き込み対象データ データブロックを書き込む、書き込み終了後、当エント リーの書き込みビットをONに、消去済みピットをOF Fにリセットする (ステップS306)。

【0032】 (c) リプレース対象エントリーの書き込 みビットがOFFの場合、アクセス制御部 (図外) は、 CPUからの書き込み対象データデータブロックをキャ ッシュメモリ2の該当エントリーに書き込む。書き込み 10 終了後、当エントリーの書き込みビットをONに、消去 済みビットをOFFにリセットする(ステップS30 6) 。

【0033】以上のように動作することにより、本実施 例によれば、アクセス制御部(図外)によるCPUから のデータ読出し/書込み要求に対する処理と消去制御部 35によるフラッシュメモリアレイ1のデータブロック の消去とが並行してなされるので、キャシュミスが発生 した場合でもCPUのアクセスの高速化が図れる。図4 は本発明の第2の実施例における不揮発性メモリ記憶装 20 置の構成図である。同図は、第一の実施例の図1とで同 じ符号を付した構成要素は、同じものであるので、説明 を省略し、以下異なる点のみ説明する。

【0034】異なる点は、制御部3において、消去状態 管理部46が新たに追加された点と、図1の消去制御部 35、調停部38の代わりに消去制御部45、調停部4 8を備える点である。消去制御部45は、基本的には図 1の消去制御部35と同じであり、次の点が異なる。消 去動作中、調停部48からの消去中断要求を受けたと き、消去動作を中断して、その時点の内部タイマー(図 30 外)を参照して消去積算時間を書き込む。

【0035】消去状態管理部46は、消去中断が発生し た場合に当該データブロックの中断までの積算消去時間 を記録しておく。キャッシュメモリ2のエントリーの数 と同数の記憶領域を持ち、各記憶領域はキャッシュメモ リ2のエントリーに対応する。調停部48は、基本的に は図1の調停部38と同じであるが、コピーバック、ア ップデートと消去動作が競合したときに、消去制御部4 5に消去中断要求を送る点が異なる。

性メモリ記憶装置について、以下その動作を説明する。 ただし、第1の実施例と同じものは省略する。図5をも とに、キャッシュリードミスヒットの動作を説明する。 調停部48は、リプレース対象エントリーの書き込みビ ット及び消去済みビットを参照し、(a) 書き込みビッ トがONかつ消去済みビットがOFFの場合(b) 書き 込みビットがONかつ消去済みビットがONの場合

(c) 書き込みビットがOFFである場合のどれである か判断する(ステップS501、ステップS502)。 【0037】(a)リプレース対象エントリーの書き込 50 S505)と同様である。

みビットがONかつ消去済みビットがOFFの場合。調 停部48は、消去制御部45の消去動作フラグを参照 し、消去動作フラグがOFFである場合(ステップS5 06)、第1の実施例の場合と同様、消去制御部45に コピーバック対象データブロックの消去を開始させる (ステップS507)。以下の動作は、図2の (ステッ プS208)と同様である。消去動作フラグがONであ る場合(ステップS506)は、第1の実施例の場合と 異なる。調停部48は、消去制御部45が消去している データブロックと、アクセス制御部 (図外) がコピーバ ックしようとしているコピーバック対象データプロック が、一致しているか判断する(ステップS508)。 も し一致していなければ、現在消去中のデータブロック は、コピーバック対象外のデータブロックであるため、 調停部48は、消去中断処理(ステップS509)をお こない、以下コピーバック対象プロック消去 (ステップ S507) と同様である。ここで消去中断処理は、調停 部48が消去制御部45に消去中断要求を出し、消去制 御部45は消去中のフラッシュメモリアレイ1に対して 消去中断を行ない、消去状態管理部46に当該プロック の中断までの消去時間を書くという動作である。もし一 致している場合(508)、コピーバック対象データブ ロックを消去中のため、コピーバックが終了後、アクセ ス制御部(図外)によりそのエントリーに読み込み対象 データのキャッシュエントリーアップデートと平行して CPUへの対象データの読出制御が行われる(ステップ S505)。

【0038】また、第1の実施例の場合同様、コピーバ ックやキャッシュエントリーアップデートなどの動作と 並行に、消去制御部45は、フラッシュメモリアレイ1 の別チップ内のデータブロックの消去を行うが、一部動 作が異なる。以下、そのの異なる動作について説明す る。消去制御部45独立に行われるフラッシュメモリア レイ1のデータブロック消去の動作で、第1の実施例と 異なるところだけ説明する。消去制御部45はブロック 選択部34が選択したデータブロックに対してブロック アドレスと消去制御信号を送ってフラッシュメモリアレ イ1のデータブロック消去を行うまでは第1の実施例の 場合と同様であるが、このとき、消去状態管理部46に 【0036】以上のように構成された本実施例の不揮発 40 格納されている消去時間をもとに残り必要な時間だけ消 去する点が異なる。

> (b) リプレース対象エントリーの書き込みビットがO Nかつ消去済みピットもONの場合。調停部48は消去 制御部45の消去動作フラグを参照する(ステップS5 03)。ここで第1の実施例の場合と異なり、消去動作 フラグがONであれば、現在消去中のデータブロック は、コピーバック対象外のデータブロックであるため、 調停部48は、消去中断処理(ステップS504)をお こない、以下コピーバック対象プロック消去 (ステップ

い、コピーバック対象ブロックが消去済みでないときに は、対象ブロック1つだけを消去し、対象ブロックの消 去終了後、コピーバック処理と消去可能プロック消去の 並列処理を行なうことで実現する。 【0044】キャッシュにヒットしている間は、ブロッ

【0039】 (c) リプレース対象エントリーの書き込 みピットがOFFの場合。調停部48は消去制御部45 の消去動作フラグを参照する (ステップS511)。こ こで第1の実施例の場合と異なり、消去動作フラグが〇 Nであれば、調停部48は、消去中断処理 (ステップS 504)をおこない、以下第1の実施例の (ステップS 211)場合と同様である。次に、キャッシュライトミ スヒットの動作を図6に示す。この場合、第1の実施例 のキャシュライトミスヒットの場合と異なる点を有す る。その異なる点は、第2の実施例のキャッシュリード 10 ミスヒットの動作が第1の実施例のキャッシュリードミ スヒットの動作と異なる点と同じであるので省略する。 以上のように動作することにより、本実施例によれば、 アクセス制御部(図外)によるCPUからのデータ読出 し/書込み要求に対する処理と消去制御部35によるフ ラッシュメモリアレイ1のデータブロックの消去とが並 行してなされるので、キャシュミスが発生した場合でも CPUのアクセスの高速化が図れる。

ク消去の並列処理を行なわない。 キャッシュメモリ2に ヒットしなければ、ミスヒット処理を行う。ミスヒット 処理のながれは第2の実施例で説明したながれ(図5、 図6)と同じであるので、ここでは、消去ブロックの数 に上限を持たせることと、消去ブロックの組合せ決定動 作について説明する。

【0040】また、消去実行中であっても、消去を中断 することができるので、消去終了待ちによるオーバーへ 20 ッドをなくすことができる。また、一旦消去を中断した ブロックを再消去するときには、消去に必要な時間か ら、中断時にかけていた時間を引いた残りの時間、消去 するだけでよく、消去にかける時間は必要最低限なです tr.

【0045】本実施例では、1ブロックのデータのコピ ーバック処理に3ミリ秒かかり、フラッシュメモリアレ イ1上のデータブロックの消去に9ミリ秒を要する。ま た、同時に消去するブロックは3ブロックである。消去 状態管理部46は、キャッシュメモリ2に格納されてい る各データブロックごとの消去状態情報を管理してい る。消去状態情報として、これまでに消去を行なった時 間を用いる。すなわち、消去はコピーバックと並行して おこなうので、各ブロックの消去状態としては、0ミリ 秒(未消去)、3ミリ秒、6ミリ秒、9ミリ秒(消去済 み)の4状態である。

【0041】図7は本発明の第3の実施例における不揮 発性メモリ記憶装置の構成図である。同図は、第二の実 施例の図4とで同じ符号を付した構成要素は、同じもの であるので、説明を省略し、以下異なる点のみ説明す る。異なる点は、制御部3において、組み合せ決定部7 30 7が新たに追加された点と、図4の消去制御部45の代 わりに消去制御部75を備える点である。

【0046】消去を行なうときには、制御部3のアクセ スチップ検出部33は、ブロックアドレスレジスタ31 の内容からフラッシュメモリアレイ1のデータの読みだ し処理でアクセス対象のフラッシュメモリチップを検出 する。即ち、ブロックアドレスレジスタ31に設定され た14ビットの上位3ビットを抽出することにより、8 個のフラッシュメモリチップのいずれに含まれるブロッ クかを検出する。ブロック選択部34は、アクセスチッ プ検出部33で検出されたチップ以外のフラッシュメモ リチップに属するデータブロックを格納するエントリー のなかで、書き込みビットがONのエントリーに対応す るデータプロックを選択する。組合せ決定部37は、ブ ロック選択部34で選択したブロックについて、消去状 態管理部46を検索し、3プロックの組合せを決定す る。組合せは、6ミリ秒のプロックから優先的に、なけ れば3ミリ秒、さらになければ0ミリ秒の優先順位で、 3ブロックを決定する。すでに6ミリ秒消去したブロッ 40 クをできるだけ多く組合せにすることができれば、コピ ーパック処理と並行した消去動作を行なうことにより、 次回のコピーバック処理発生時に、消去済みエリアを確 保できる可能性が高くなる。

【0042】組み合せ決定部17は、ブロック選択部3 4 で選択したブロックについて、消去状態管理部46の 情報に基づき、3ブロックの組み合わせを決定する。消 去制御部75は、組み合わせ決定部77で決定された3 プロックを同時に消去する点が、消去制御部45と異な る。以上のように構成された本実施例の不揮発性メモリ 記憶装置について、以下その動作を説明する。ただし、 第2の実施例と同じものは省略する。

【0047】以上のように本実施例によれば、コピーバ ック処理でキャッシュエントリをフラッシュメモリアレ イ1に書き戻しているときに、アクセスしていないフラ ッシュメモリチップ内のデータブロックを消去すること にし、同時に消去するブロックの数を3ブロック以下に して、かつ、その組合せを制御することにより、少ない ーパック処理と消去可能ブロック消去の並列処理を行な 50 消費電力で性能の高い二次記憶装置を実現することがで

【0043】また、本実施例では、フラッシュメモリア レイ1のブロック消去をコピーバック処理と並行して行 ない、しかも、複数の消去ブロックの組合せを制御する ことにより、消去に必要な電力消費と性能のバランスを とれるようにする。消去を行なうのはコピーバック処理 のときだけにし、同時に消去するブロックの数を最大3 プロックとすることによって、少ない消費電力で、性能 向上をはかる。これは、コピーバック処理時に、コピー バック対象ブロックが消去済みである時は、直ちにコピ 13

きる。

[0048]

【発明の効果】以上説明したように、本発明によれば、 CPUからのデータ読出し/書込み要求に対する処理や キャッシュのエントリリプレースなどの処理と、フラッ シュメモリのデータブロックの消去を並行して行うこと ができ、高速化が図れるという効果がある。

【0049】また、消去実行中であっても、消去を中断 することができるので、消去終了待ちによるオーバーへ ッドをなくすことができるという効果がある。さらに、 10 3 制御部 複数の消去ブロックの組合せを制御することにより、消 去に必要 な電力消費と性能のバランスがとれた記憶装 置を実現することができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例の構成を示すブロック図

【図2】第1の実施例のキャッシュリードミスの処理を 説明する動作フロー図である。

【図3】第1の実施例のキャッシュライトミスの処理を 説明する動作フロー図である。

【図4】本発明の第2の実施例の構成を示すブロック図 である。

【図5】第2の実施例のキャッシュリードミスの処理を 説明する動作フロー図である。


【図6】第2の実施例のキャッシュライトミスの処理を 説明する動作フロー図である。


【図7】本発明の第3の実施例の構成を示すブロック図 である。

【符号の説明】

- 1 フラッシュメモリアレイ
- 2 キャッシュメモリ
- - 31 ブロックアドレスレジスタ
 - 32 アドレス生成部
 - 33 アクセスチップ検出部
 - 34 プロック選択部
 - 35 消去制御部
 - 38 調停部
 - 45 消去制御部
 - 4 6 消去状態管理部
 - 48 調停部
- 20 75 消去制御部
 - 77 組合せ決定部

[図1]






プロック アドレス アータ 14 全成部 31 アレスタ 31 アレスタ 31 アレンスタ 31 アレンスタ 33 アウセス レジスタ 33 アクセス イナアレス クグ部 エントリー キップ1 46 常ま状態 管理路

3 制御部

【図4】



【図7】

